Giới thiệu thông số kỹ thuật PCIe 5.0

• Giới thiệu thông số kỹ thuật PCIe 5.0

Thông số kỹ thuật PCIe 4.0 đã được hoàn thiện vào năm 2017, nhưng nó không được các nền tảng tiêu dùng hỗ trợ cho đến dòng Rydragon 3000 7nm của AMD và trước đây chỉ có các sản phẩm như siêu máy tính, bộ lưu trữ tốc độ cao cấp doanh nghiệp và các thiết bị mạng sử dụng công nghệ PCIe 4.0.Mặc dù công nghệ PCIe 4.0 chưa được áp dụng trên diện rộng nhưng tổ chức PCI-SIG từ lâu đã phát triển PCIe 5.0 nhanh hơn, tốc độ tín hiệu đã tăng gấp đôi từ 16GT/s hiện tại lên 32GT/s, băng thông có thể đạt 128GB/ s và thông số kỹ thuật của phiên bản 0.9/1.0 đã được hoàn thành.Phiên bản v0.7 của văn bản tiêu chuẩn PCIe 6.0 đã được gửi tới các thành viên và quá trình phát triển tiêu chuẩn đang đi đúng hướng.Tốc độ chân của PCIe 6.0 đã được tăng lên 64 GT/s, gấp 8 lần so với PCIe 3.0 và băng thông ở các kênh x16 có thể lớn hơn 256GB/s.Nói cách khác, tốc độ hiện tại của PCIe 3.0 x8 chỉ cần một kênh PCIe 6.0 là có thể đạt được.Theo như v0.7, PCIe 6.0 đã đạt được hầu hết các tính năng được công bố ban đầu, nhưng mức tiêu thụ điện năng vẫn được cải thiện hơn nữad và tiêu chuẩn mới giới thiệu thiết bị cấu hình nguồn L0p.Tất nhiên, sau khi được công bố vào năm 2021, PCIe 6.0 có thể được thương mại hóa sớm nhất vào năm 2023 hoặc 2024.Ví dụ: PCIe 5.0 đã được phê duyệt vào năm 2019 và đến nay mới có trường hợp ứng dụng

So với các thông số kỹ thuật tiêu chuẩn trước đó, thông số kỹ thuật PCIe 4.0 ra đời tương đối muộn.Thông số kỹ thuật PCIe 3.0 được giới thiệu vào năm 2010, 7 năm sau khi PCIe 4.0 ra mắt, do đó tuổi thọ của thông số kỹ thuật PCIe 4.0 có thể sẽ ngắn.Đặc biệt, một số nhà cung cấp đã bắt đầu thiết kế các thiết bị lớp vật lý PCIe 5.0 PHY.

Tổ chức PCI-SIG kỳ vọng hai tiêu chuẩn này sẽ cùng tồn tại trong một thời gian và PCIe 5.0 chủ yếu được sử dụng cho các thiết bị hiệu suất cao với yêu cầu thông lượng cao hơn, chẳng hạn như Gpus cho AI, thiết bị mạng, v.v., điều đó có nghĩa là PCIe 5.0 là có nhiều khả năng xuất hiện hơn trong môi trường trung tâm dữ liệu, mạng và HPC.Các thiết bị có yêu cầu ít băng thông hơn, chẳng hạn như máy tính để bàn, có thể sử dụng PCIe 4.0.

Đối với PCIe 5.0, tốc độ tín hiệu đã được tăng từ 16GT/s của PCIe 4.0 lên 32GT/s, vẫn sử dụng mã hóa 128/130 và băng thông x16 đã tăng từ 64GB/s lên 128GB/s.

Ngoài việc tăng gấp đôi băng thông, PCIe 5.0 còn mang đến những thay đổi khác, thay đổi thiết kế điện để cải thiện tính toàn vẹn của tín hiệu, khả năng tương thích ngược với PCIe, v.v.Ngoài ra, PCIe 5.0 còn được thiết kế với tiêu chuẩn mới giúp giảm độ trễ và suy giảm tín hiệu trên khoảng cách xa.

Tổ chức PCI-SIG dự kiến ​​sẽ hoàn thiện phiên bản 1.0 của thông số kỹ thuật trong Q1 năm nay, tuy họ có thể phát triển các tiêu chuẩn nhưng không thể kiểm soát thời điểm thiết bị đầu cuối được đưa ra thị trường và dự kiến ​​là PCIe 5.0 đầu tiên các thiết bị sẽ ra mắt trong năm nay và nhiều sản phẩm hơn sẽ xuất hiện vào năm 2020. Tuy nhiên, nhu cầu về tốc độ cao hơn đã thúc đẩy cơ quan tiêu chuẩn xác định thế hệ tiếp theo của PCI Express.Mục tiêu của PCIe 5.0 là tăng tốc độ tiêu chuẩn trong thời gian ngắn nhất.Do đó, PCIe 5.0 được thiết kế chỉ để tăng tốc độ lên chuẩn PCIe 4.0 mà không có bất kỳ tính năng mới đáng kể nào khác.

Ví dụ: PCIe 5.0 không hỗ trợ tín hiệu PAM 4 và chỉ bao gồm các tính năng mới cần thiết để cho phép tiêu chuẩn PCIe hỗ trợ 32 GT/s trong thời gian ngắn nhất.

Thử thách phần cứng

Thách thức lớn trong việc chuẩn bị một sản phẩm hỗ trợ PCI Express 5.0 sẽ liên quan đến độ dài kênh.Tốc độ tín hiệu càng nhanh thì tần số sóng mang của tín hiệu được truyền qua bo mạch PC càng cao.Hai loại hư hỏng vật lý giới hạn mức độ mà các kỹ sư có thể truyền tín hiệu PCIe:

· 1. Suy giảm kênh

· 2. Sự phản xạ xảy ra trong kênh do sự gián đoạn trở kháng ở các chân, đầu nối, lỗ xuyên và các cấu trúc khác.

Thông số kỹ thuật PCIe 5.0 sử dụng các kênh có độ suy giảm -36dB ở 16 GHz.Tần số 16 GHz đại diện cho tần số Nyquist cho tín hiệu số 32 GT/s.Ví dụ: khi tín hiệu PCIe5.0 khởi động, tín hiệu này có thể có điện áp từ đỉnh đến đỉnh thông thường là 800 mV.Tuy nhiên, sau khi đi qua kênh -36dB được khuyến nghị, mọi cảm giác giống với một con mắt đang mở sẽ bị mất.Chỉ bằng cách áp dụng cân bằng dựa trên máy phát (giảm trọng âm) và cân bằng máy thu (kết hợp CTLE và DFE), tín hiệu PCIe5.0 mới có thể đi qua kênh hệ thống và được bộ thu diễn giải chính xác.Chiều cao mắt tối thiểu dự kiến ​​của tín hiệu PCIe 5.0 là 10mV (hậu cân bằng).Ngay cả với một máy phát có độ biến động thấp gần như hoàn hảo, sự suy giảm đáng kể của kênh sẽ làm giảm biên độ tín hiệu đến mức mà bất kỳ loại hư hỏng tín hiệu nào khác do phản xạ và nhiễu xuyên âm có thể được đóng lại để khôi phục mắt.