Giới thiệu về thông số kỹ thuật PCIe 5.0

• Giới thiệu về thông số kỹ thuật PCIe 5.0

Chuẩn PCIe 4.0 đã được hoàn thiện vào năm 2017, nhưng mãi đến dòng Ryzen 3000 7nm của AMD mới được hỗ trợ trên các nền tảng dành cho người tiêu dùng. Trước đó, chỉ có các sản phẩm như siêu máy tính, thiết bị lưu trữ tốc độ cao cấp doanh nghiệp và thiết bị mạng mới sử dụng công nghệ PCIe 4.0. Mặc dù công nghệ PCIe 4.0 chưa được ứng dụng rộng rãi, nhưng tổ chức PCI-SIG đã và đang phát triển PCIe 5.0 nhanh hơn, với tốc độ truyền tín hiệu tăng gấp đôi từ 16GT/s hiện tại lên 32GT/s, băng thông có thể đạt 128GB/s, và phiên bản chuẩn 0.9/1.0 đã được hoàn thiện. Văn bản chuẩn PCIe 6.0 phiên bản v0.7 đã được gửi đến các thành viên, và quá trình phát triển chuẩn đang diễn ra đúng tiến độ. Tốc độ truyền dữ liệu của PCIe 6.0 đã được tăng lên 64 GT/s, gấp 8 lần so với PCIe 3.0, và băng thông trong kênh x16 có thể lớn hơn 256GB/s. Nói cách khác, tốc độ hiện tại của PCIe 3.0 x8 chỉ cần một kênh PCIe 6.0 để đạt được. Riêng đối với phiên bản v0.7, PCIe 6.0 đã đạt được hầu hết các tính năng được công bố ban đầu, nhưng mức tiêu thụ điện năng vẫn được cải thiện hơn nữa.và tiêu chuẩn này mới giới thiệu thiết bị cấu hình nguồn L0p. Tất nhiên, sau khi được công bố vào năm 2021, PCIe 6.0 có thể được bán ra thị trường sớm nhất vào năm 2023 hoặc 2024. Ví dụ, PCIe 5.0 đã được phê duyệt vào năm 2019, và chỉ đến bây giờ mới có các trường hợp ứng dụng.

So với các tiêu chuẩn trước đây, tiêu chuẩn PCIe 4.0 ra đời khá muộn. Tiêu chuẩn PCIe 3.0 được giới thiệu vào năm 2010, 7 năm sau khi PCIe 4.0 được giới thiệu, vì vậy tuổi thọ của tiêu chuẩn PCIe 4.0 có thể không dài. Đặc biệt, một số nhà cung cấp đã bắt đầu thiết kế các thiết bị lớp vật lý PHY PCIe 5.0.

Tổ chức PCI-SIG dự đoán hai tiêu chuẩn này sẽ cùng tồn tại trong một thời gian, và PCIe 5.0 chủ yếu được sử dụng cho các thiết bị hiệu năng cao với yêu cầu thông lượng lớn hơn, chẳng hạn như GPU cho AI, thiết bị mạng, v.v., điều đó có nghĩa là PCIe 5.0 có nhiều khả năng xuất hiện trong môi trường trung tâm dữ liệu, mạng và điện toán hiệu năng cao (HPC). Các thiết bị có yêu cầu băng thông thấp hơn, chẳng hạn như máy tính để bàn, có thể sử dụng PCIe 4.0.

Đối với PCIe 5.0, tốc độ tín hiệu đã được tăng từ 16GT/s của PCIe 4.0 lên 32GT/s, vẫn sử dụng mã hóa 128/130, và băng thông x16 đã được tăng từ 64GB/s lên 128GB/s.

Ngoài việc tăng gấp đôi băng thông, PCIe 5.0 còn mang đến những thay đổi khác, thay đổi thiết kế điện để cải thiện tính toàn vẹn tín hiệu, khả năng tương thích ngược với PCIe, và hơn thế nữa. Thêm vào đó, PCIe 5.0 được thiết kế với các tiêu chuẩn mới giúp giảm độ trễ và suy hao tín hiệu trên khoảng cách xa.

Tổ chức PCI-SIG dự kiến ​​hoàn thành phiên bản 1.0 của tiêu chuẩn này vào quý 1 năm nay, nhưng mặc dù họ có thể phát triển các tiêu chuẩn, họ không thể kiểm soát thời điểm thiết bị đầu cuối được đưa ra thị trường. Dự kiến ​​các thiết bị PCIe 5.0 đầu tiên sẽ ra mắt trong năm nay và nhiều sản phẩm hơn sẽ xuất hiện vào năm 2020. Tuy nhiên, nhu cầu về tốc độ cao hơn đã thúc đẩy tổ chức tiêu chuẩn này định nghĩa thế hệ tiếp theo của PCI Express. Mục tiêu của PCIe 5.0 là tăng tốc độ của tiêu chuẩn trong thời gian ngắn nhất có thể. Do đó, PCIe 5.0 được thiết kế để đơn giản là tăng tốc độ lên tiêu chuẩn PCIe 4.0 mà không có bất kỳ tính năng mới đáng kể nào khác.

Ví dụ, PCIe 5.0 không hỗ trợ tín hiệu PAM 4 và chỉ bao gồm các tính năng mới cần thiết để cho phép tiêu chuẩn PCIe hỗ trợ tốc độ 32 GT/s trong thời gian ngắn nhất có thể.

Thách thức phần cứng

Thách thức lớn nhất trong việc chuẩn bị sản phẩm hỗ trợ PCI Express 5.0 sẽ liên quan đến chiều dài kênh. Tốc độ tín hiệu càng nhanh, tần số sóng mang của tín hiệu truyền qua bo mạch PC càng cao. Hai loại hư hỏng vật lý hạn chế phạm vi mà các kỹ sư có thể truyền tín hiệu PCIe:

• 1. Suy giảm kênh

• 2. Hiện tượng phản xạ xảy ra trong kênh do sự gián đoạn trở kháng ở các chân, đầu nối, lỗ xuyên và các cấu trúc khác.

Thông số kỹ thuật PCIe 5.0 sử dụng các kênh có độ suy giảm -36dB ở tần số 16 GHz. Tần số 16 GHz đại diện cho tần số Nyquist của tín hiệu số 32 GT/s. Ví dụ, khi tín hiệu PCIe 5.0 bắt đầu, nó có thể có điện áp đỉnh-đỉnh điển hình là 800 mV. Tuy nhiên, sau khi đi qua kênh -36dB được khuyến nghị, bất kỳ sự tương đồng nào với hình ảnh mắt mở đều bị mất. Chỉ bằng cách áp dụng cân bằng dựa trên bộ phát (giảm độ lệch) và cân bằng dựa trên bộ thu (kết hợp CTLE và DFE) thì tín hiệu PCIe 5.0 mới có thể đi qua kênh hệ thống và được bộ thu giải thích chính xác. Chiều cao mắt tối thiểu dự kiến ​​của tín hiệu PCIe 5.0 là 10mV (sau khi cân bằng). Ngay cả với bộ phát có độ nhiễu thấp gần như hoàn hảo, sự suy giảm đáng kể của kênh sẽ làm giảm biên độ tín hiệu đến mức mọi loại hư hỏng tín hiệu khác do phản xạ và nhiễu xuyên kênh gây ra đều có thể được khắc phục để khôi phục lại hình ảnh mắt.