Tổ chức PCI-SIG đã chính thức công bố phát hành phiên bản 1.0 của tiêu chuẩn PCIe 6.0, tuyên bố hoàn thành quá trình này.
Tiếp tục theo quy ước, tốc độ băng thông tiếp tục tăng gấp đôi, lên đến 128GB/s (một chiều) ở x16, và vì công nghệ PCIe cho phép truyền dữ liệu hai chiều song công toàn phần, tổng thông lượng hai chiều là 256GB/s. Theo kế hoạch, sẽ có các ví dụ thương mại từ 12 đến 18 tháng sau khi tiêu chuẩn được công bố, tức là khoảng năm 2023, và sẽ được triển khai trên nền tảng máy chủ trước tiên. PCIe 6.0 sẽ ra mắt sớm nhất vào cuối năm nay, với băng thông 256GB/s.
Quay trở lại với bản thân công nghệ, PCIe 6.0 được coi là sự thay đổi lớn nhất trong lịch sử gần 20 năm của PCIe. Thành thật mà nói, PCIe 4.0/5.0 chỉ là những sửa đổi nhỏ so với 3.0, chẳng hạn như mã hóa 128b/130b dựa trên NRZ (Non-Return-to-Zero).
PCIe 6.0 chuyển sang sử dụng tín hiệu xung AM PAM4, mã hóa 1B-1B, một tín hiệu đơn có thể có bốn trạng thái mã hóa (00/01/10/11), gấp đôi so với trước đây, cho phép tần số lên đến 30GHz. Tuy nhiên, vì tín hiệu PAM4 dễ bị ảnh hưởng hơn NRZ, nên nó được trang bị cơ chế sửa lỗi tiến FEC để sửa lỗi tín hiệu trong quá trình truyền và đảm bảo tính toàn vẹn dữ liệu.
Ngoài PAM4 và FEC, công nghệ quan trọng cuối cùng trong PCIe 6.0 là việc sử dụng mã hóa FLIT (Flow Control Unit) ở cấp độ logic. Trên thực tế, PAM4 và FLIT không phải là công nghệ mới, chúng đã được áp dụng từ lâu trong Ethernet tốc độ cực cao 200G+, lý do khiến PAM4 không được phổ biến rộng rãi là do chi phí ở lớp vật lý quá cao.
Ngoài ra, PCIe 6.0 vẫn tương thích ngược.
Theo truyền thống, PCIe 6.0 tiếp tục tăng gấp đôi băng thông I/O lên 64GT/s, áp dụng cho băng thông một chiều thực tế của PCIe 6.0X1 là 8GB/s, băng thông một chiều của PCIe 6.0×16 là 128GB/s và băng thông hai chiều của PCIe 6.0×16 là 256GB/s. Các ổ SSD PCIe 4.0 x4, hiện đang được sử dụng rộng rãi, sẽ chỉ cần PCIe 6.0 x1 để hoạt động.
PCIe 6.0 sẽ tiếp tục sử dụng mã hóa 128b/130b được giới thiệu từ thời PCIe 3.0. Bên cạnh CRC ban đầu, điều đáng chú ý là giao thức kênh mới cũng hỗ trợ mã hóa PAM-4 được sử dụng trong Ethernet và GDDR6x, thay thế cho NRZ của PCIe 5.0. Nhiều dữ liệu hơn có thể được đóng gói trong một kênh duy nhất trong cùng một khoảng thời gian, cũng như cơ chế sửa lỗi dữ liệu độ trễ thấp được gọi là sửa lỗi chuyển tiếp (FEC) để giúp việc tăng băng thông trở nên khả thi và đáng tin cậy.
Nhiều người có thể thắc mắc, băng thông PCIe 3.0 thường không được sử dụng hết, vậy PCIe 6.0 dùng để làm gì? Do sự gia tăng của các ứng dụng đòi hỏi nhiều dữ liệu, bao gồm cả trí tuệ nhân tạo, các kênh I/O với tốc độ truyền tải nhanh hơn ngày càng trở thành nhu cầu của khách hàng trên thị trường chuyên nghiệp, và băng thông cao của công nghệ PCIe 6.0 có thể khai thác tối đa hiệu năng của các sản phẩm yêu cầu băng thông I/O cao, bao gồm các bộ tăng tốc, học máy và các ứng dụng HPC. PCI-SIG cũng hy vọng sẽ được hưởng lợi từ sự phát triển của ngành công nghiệp ô tô, một điểm nóng về chất bán dẫn, và Nhóm Quan tâm Đặc biệt PCI (PCI-SIG) đã thành lập một nhóm làm việc về Công nghệ PCIe mới để tập trung vào việc làm thế mạnh ứng dụng công nghệ PCIe trong ngành công nghiệp ô tô, vì nhu cầu về băng thông của hệ sinh thái này ngày càng tăng. Tuy nhiên, vì bộ vi xử lý, GPU, thiết bị I/O và thiết bị lưu trữ dữ liệu có thể được kết nối với kênh dữ liệu, PC cần hỗ trợ giao diện PCIe 6.0, các nhà sản xuất bo mạch chủ cần phải hết sức cẩn thận trong việc bố trí cáp có thể xử lý tín hiệu tốc độ cao, và các nhà sản xuất chipset cũng cần có những chuẩn bị liên quan. Người phát ngôn của Intel từ chối cho biết khi nào các thiết bị sẽ được hỗ trợ PCIe 6.0, nhưng xác nhận rằng dòng sản phẩm dành cho người tiêu dùng Alder Lake và dòng máy chủ Sapphire Rapids và Ponte Vecchio sẽ hỗ trợ PCIe 5.0. NVIDIA cũng từ chối cho biết khi nào PCIe 6.0 sẽ được giới thiệu. Tuy nhiên, các bộ xử lý BlueField-3 dành cho trung tâm dữ liệu đã hỗ trợ PCIe 5.0; Đặc tả PCIe chỉ quy định các chức năng, hiệu năng và thông số cần được triển khai ở lớp vật lý, nhưng không quy định cách thức triển khai chúng. Nói cách khác, các nhà sản xuất có thể thiết kế cấu trúc lớp vật lý của PCIe theo nhu cầu và điều kiện thực tế của riêng họ để đảm bảo chức năng! Các nhà sản xuất cáp có thể tự do sáng tạo hơn!
Thời gian đăng bài: 04/07/2023
